成年视频国产一区_日韩人妻αv无码_免费人成黄页网站在线播放国产_2024国产高清日本一道_五月天婷婷缴情五月免费观看_一级avdvd黄片免费_少妇被粗大的猛烈进出动视频_91视频色版下载_黑人大战欲求不满人妻_一道本av不卡在线天堂8

SOC前端驗(yàn)證ＤＶ培訓(xùn)開班通知

西安市集成電路產(chǎn)業(yè)發(fā)展中心是西安市科學(xué)技術(shù)局直屬事業(yè)單位，接受其它相關(guān)政府業(yè)務(wù)主管部門的行業(yè)指導(dǎo)和業(yè)務(wù)委托，旨在“組織、協(xié)調(diào)、引導(dǎo)、推進(jìn)”西安集成電路產(chǎn)業(yè)的發(fā)展，并承擔(dān)國(guó)家集成電路設(shè)計(jì)西安產(chǎn)業(yè)化基地的建設(shè)、管理與服務(wù)工作。
為促進(jìn)西安本地微電子相關(guān)專業(yè)人才工程化培養(yǎng)工作，推動(dòng)本地集成電路設(shè)計(jì)產(chǎn)業(yè)健康、快速發(fā)展，西安市集成電路產(chǎn)業(yè)發(fā)展中心將開展集成電路設(shè)計(jì)領(lǐng)域一系列培訓(xùn)課程?，F(xiàn)將有關(guān)培訓(xùn)事項(xiàng)通知如下：

一、 培訓(xùn)內(nèi)容

隨著超大規(guī)模數(shù)字集成電路功能的日益完善和集成度的不斷提高，各個(gè)領(lǐng)域?qū)ζ涔δ茉O(shè)計(jì)完整性＼可靠性要求也變得越來(lái)越高。因此，對(duì)數(shù)字集成電路的故障檢測(cè)＼診斷方法＼故障定位以及可測(cè)性設(shè)計(jì)技術(shù)是保障數(shù)字電路器件在使用中正常安全工作的重要手段。數(shù)字集成電路的驗(yàn)證測(cè)試是實(shí)現(xiàn)從設(shè)計(jì)到測(cè)試無(wú)縫連接的關(guān)鍵。在深亞微米制造工藝下，芯片驗(yàn)證測(cè)試的重要性尤為突出。其主要功能是驗(yàn)證設(shè)計(jì)和測(cè)試程序的正確性，確認(rèn)芯片是否符合所有設(shè)計(jì)規(guī)范。主要包括以下幾個(gè)方面：

集成電路芯片驗(yàn)證簡(jiǎn)介  

DAY 1

1. 集成電路行業(yè)現(xiàn)狀及發(fā)展趨勢(shì)

2. 芯片驗(yàn)證概述

3. 設(shè)計(jì)/驗(yàn)證語(yǔ)言現(xiàn)狀及其發(fā)展歷史

4. 驗(yàn)證方法學(xué)現(xiàn)狀及其發(fā)展歷史

5. Unix/Linux基本操作

SoC芯片架構(gòu)以及驗(yàn)證初探 

DAY 2

1. SOC 芯片常用組成及架構(gòu)

2. SOC 芯片驗(yàn)證重點(diǎn)及難點(diǎn)

3. SOC 芯片驗(yàn)證分層和重用理論

4. SOC 芯片驗(yàn)證常用方法

5. SOC 芯片性能和低功耗驗(yàn)證

先進(jìn)的SoC芯片驗(yàn)證流程  

DAY 2～3

1. 基本IP Level驗(yàn)證流程介紹

2. 驗(yàn)證需求提取方法及實(shí)踐

3. 驗(yàn)證方案計(jì)劃的制定

4. 驗(yàn)證用例的設(shè)計(jì)

5. 驗(yàn)證平臺(tái)環(huán)境的搭建（平臺(tái)架構(gòu)設(shè)計(jì)）

6. 驗(yàn)證執(zhí)行和評(píng)估

7. SOC 項(xiàng)目驗(yàn)證流程探究

System Verilog語(yǔ)言基礎(chǔ)  

DAY 4

1. System Verilog語(yǔ)言簡(jiǎn)介

2. SV數(shù)據(jù)類型

3. 過(guò)程控制

4. 進(jìn)程的概念和控制方法

5. 任務(wù)和函數(shù)

6. 接口

基于面向?qū)ο蟮碾S機(jī)化驗(yàn)證 　　

DAY 4

1. OOP概念

2. 類

3. 隨機(jī)和約束

4. 基于類的隨機(jī)化方法介紹

5. 隨機(jī)種子

UVM驗(yàn)證方法學(xué)概述   

DAY 5

1.UVM概述

2.UVM TestBench基本架構(gòu)介紹

3.UVM類庫(kù)介紹

4.UVM report機(jī)制

UVM常用類    　　

DAY 6

1. UVM Object類型介紹

2. UVM Component類型介紹

3. UVM Phase概念

4. UVM Objection機(jī)制

5. UVM TLM

UVM Sequence機(jī)制   

DAY 7

1. 什么是UVM Sequence

2. 為什么要使用UVM Sequence

3. 如何創(chuàng)建Sequence

4. 怎樣啟動(dòng)Sequence

5. Sequence的高級(jí)應(yīng)用

6. UVM Configure

覆蓋率驅(qū)動(dòng)的驗(yàn)證方法  

DAY 8

1. 覆蓋率簡(jiǎn)介

2. 代碼覆蓋率

3. 功能覆蓋率

4. System Verilog斷言初步

驗(yàn)證執(zhí)行及完備性評(píng)估 

DAY 8

1. Test case的運(yùn)行基本腳本

2. Case運(yùn)行及debug

3. Case review, 平臺(tái)及test cases完善

4. Run regression 以及結(jié)果分析

5. 覆蓋率的分析

6. 驗(yàn)證報(bào)告

實(shí)踐：

UVM驗(yàn)證環(huán)境開發(fā)實(shí)現(xiàn)  

DAY 9.10

1. DUT設(shè)計(jì)簡(jiǎn)介

2. Interface實(shí)現(xiàn)

3. Item實(shí)現(xiàn)

4. 創(chuàng)建agent

5. Reference model實(shí)現(xiàn)

6. Scoreboard實(shí)現(xiàn)

7. 驗(yàn)證環(huán)境中各組件的連接實(shí)現(xiàn)，創(chuàng)建Env

8. 實(shí)例驗(yàn)證環(huán)境，創(chuàng)建驗(yàn)證case

9. 驗(yàn)證case中約束激勵(lì)

二、培訓(xùn)對(duì)象

三、培訓(xùn)地點(diǎn)、時(shí)間及安排

西安軟件園秦風(fēng)閣B107室

培訓(xùn)時(shí)間為周天（開課時(shí)間2018.01月06日—2018.02月04日，培訓(xùn)期間每周二為為上機(jī)指導(dǎo)）。

課程安排及時(shí)間

合計(jì): 10次合計(jì)60小時(shí)

授課+隨課實(shí)驗(yàn):  9:00-17:00(合計(jì)六小時(shí))  10次合計(jì)60小時(shí)

贈(zèng)送課程實(shí)驗(yàn)及現(xiàn)場(chǎng)輔導(dǎo): 4次合計(jì)24小時(shí)

微信群互動(dòng)及輔導(dǎo):長(zhǎng)期有效

四、收費(fèi)標(biāo)準(zhǔn)

本次培訓(xùn)費(fèi)用為3500元/人，西安市集成電路產(chǎn)業(yè)發(fā)展中心為促進(jìn)相關(guān)專業(yè)人才工程化培養(yǎng)，由中心補(bǔ)貼后在校學(xué)生費(fèi)用為2000元/人、企業(yè)在職員工為2500元/人。（名額有限 欲報(bào)從速）

五、講師團(tuán)隊(duì)介紹

Digital Verification(DV)：2位10年以上工作經(jīng)驗(yàn)的培訓(xùn)講師，有豐富的前端驗(yàn)證和團(tuán)隊(duì)工作能力，豐富的企業(yè)培訓(xùn)相關(guān)經(jīng)驗(yàn)。

聯(lián)系人：曹洋  18091381063 

郵  箱：caoyang@xaic.com.cn

來(lái)源：西安市集成電路產(chǎn)業(yè)發(fā)展中心